Logic Analyzer LAP-16128U: Unterschied zwischen den Versionen
Aus Stratum 0
(Die Seite wurde neu angelegt: „Der '''ZEROPLUS PC-Based Logic Analyzer LAP-16128U''' ist ein 16-Kanal USB-Logic-Analyzer mit bis zu 200MHz Samplerate und 128kSamples pro Kanal. Er wurde uns …“) |
(nicht mehr im space, {{hardware}}) |
||
| (4 dazwischenliegende Versionen von 2 Benutzern werden nicht angezeigt) | |||
| Zeile 1: | Zeile 1: | ||
| + | {{Hardware | ||
| + | |kontakt = {{Benutzer|lichtfeind}} | ||
| + | |status = broken | ||
| + | |ort = nicht mehr im Space | ||
| + | |beschreibung = Logic Analyzer | ||
| + | }} | ||
| + | |||
Der '''ZEROPLUS PC-Based Logic Analyzer LAP-16128U''' ist ein 16-Kanal USB-Logic-Analyzer mit bis zu 200MHz Samplerate und 128kSamples pro Kanal. | Der '''ZEROPLUS PC-Based Logic Analyzer LAP-16128U''' ist ein 16-Kanal USB-Logic-Analyzer mit bis zu 200MHz Samplerate und 128kSamples pro Kanal. | ||
Er wurde uns von Michael Kazda zur Verfügung gestellt. | Er wurde uns von Michael Kazda zur Verfügung gestellt. | ||
| + | |||
| + | {{Hinweis|ACHTUNG!!! der LAP ist inzwischen nicht mehr im Space....}} | ||
==Software== | ==Software== | ||
| − | Mit einem [http://sourceforge.net/mailarchive/ | + | Mit einem [http://sourceforge.net/mailarchive/message.php?msg_id=30720963 Einzeiler-Patch] kann man [http://sigrok.org sigrok] dazu bringen, ihn zu erkennen. Eine Anleitung zum Kompilieren von sigrok findet man [http://sigrok.org/wiki/Linux hier]. |
| + | * Der Patch wurde [http://sigrok.org/gitweb/?p=libsigrok.git;a=commit;h=9e5670d0ab63af4353003bf879b0aa5e1a6919f8 gemered] und sofern man sigrok aus dem git repo baut, sollte es nun out of the box funktionieren. | ||
==Beispiele== | ==Beispiele== | ||
| Zeile 39: | Zeile 49: | ||
$GPGLL,5216.70780,N,01031.28142,E,201055.00,A,A*6C | $GPGLL,5216.70780,N,01031.28142,E,201055.00,A,A*6C | ||
$GPZDA,201055.00,13,04,2013,00,00*63 | $GPZDA,201055.00,13,04,2013,00,00*63 | ||
| − | |||
| − | |||
| − | |||
Aktuelle Version vom 25. Januar 2015, 20:18 Uhr
| Logic Analyzer LAP-16128U | |
|---|---|
| Beschreibung: | Logic Analyzer |
| Ort: | nicht mehr im Space |
| Status: | broken (Was heißt das?) |
| Kontakt: | lichtfeind |
Der ZEROPLUS PC-Based Logic Analyzer LAP-16128U ist ein 16-Kanal USB-Logic-Analyzer mit bis zu 200MHz Samplerate und 128kSamples pro Kanal. Er wurde uns von Michael Kazda zur Verfügung gestellt.
Hinweis:
ACHTUNG!!! der LAP ist inzwischen nicht mehr im Space....
ACHTUNG!!! der LAP ist inzwischen nicht mehr im Space....
Inhaltsverzeichnis
Software
Mit einem Einzeiler-Patch kann man sigrok dazu bringen, ihn zu erkennen. Eine Anleitung zum Kompilieren von sigrok findet man hier.
- Der Patch wurde gemered und sofern man sigrok aus dem git repo baut, sollte es nun out of the box funktionieren.
Beispiele
Clock-Signal
$ sudo sigrok-cli --driver zeroplus-logic-cube --device samplerate=200M --samples 1024 -p A1 -O ascii libsigrok 0.2.0 Acquisition with 1/16 probes at 200 MHz A1:/\...../""\..../""\..../""\...../""\..../""\..../""\...../""\..../""\..../ A1:""\...../""\..../""\..../""\...../""\..../""\..../""\...../""\..../""\.... A1:/""\...../""\..../""\..../""\...../""\..../""\..../""\...../""\..../""\... A1:./""\...../""\..../""\..../""\...../""\..../""\..../""\...../""\..../""\.. A1:../""\...../""\..../""\..../""\...../""\..../""\..../""\...../""\..../""\. A1:.../""\...../""\..../""\..../""\...../""\..../""\..../""\...../""\..../""\ A1:..../""\...../""\..../""\..../""\...../""\..../""\..../""\...../""\..../"" A1:\..../""\...../"\...../""\..../""\...../"\...../""\..../""\...../"\...../" A1:"\..../""\...../"\...../""\..../""\...../"\...../""\..../""\...../"\...../ A1:""\..../""\...../"\...../""\..../""\...../"\...../""\..../""\...../""\.... A1:/""\..../""\...../""\..../""\..../""\...../""\..../""\..../""\...../""\... A1:./""\..../""\...../""\..../""\..../""\...../""\..../""\...../"\...../""\.. A1:../""\..../""\...../""\..../""\...../"\...../""\..../""\...../"\...../""\. A1:.../""\..../""\...../""\..../""\...../"\...../""\..../""\..../
UART (NMEA-Daten)
$ sudo sigrok-cli --driver zeroplus-logic-cube --device samplerate=50k --time 1000 -p A0 -a uart:baudrate=9600:parity_check=no,uart_dump $GPRMC,201055.00,A,5216.70780,N,01031.28142,E,0.098,,130413,,,A*70 $GPVTG,,T,,M,0.098,N,0.182,K,A*29 $GPGGA,201055.00,5216.70780,N,01031.28142,E,1,08,1.80,82.1,M,45.6,M,,*64 $GPGSA,A,3,31,02,25,29,10,12,05,14,,,,,2.82,1.80,2.18*06 $GPGSV,4,1,13,02,28,051,36,05,06,091,31,10,09,043,37,12,27,106,37*70 $GPGSV,4,2,13,14,05,227,23,21,10,184,,23,04,345,26,25,63,107,39*79 $GPGSV,4,3,13,27,33,290,27,29,78,216,37,30,17,293,21,31,53,285,25*70 $GPGSV,4,4,13,39,29,161,29*47 $GPGLL,5216.70780,N,01031.28142,E,201055.00,A,A*6C $GPZDA,201055.00,13,04,2013,00,00*63
